期刊文献+
共找到229篇文章
< 1 2 12 >
每页显示 20 50 100
柔性显示领域之基板剥离技术中国专利申请状况分析 预览
1
作者 刘雪 王超 王治华 《中国发明与专利》 2014年第11期47-52,共6页
基板剥离技术是近年来柔性显示领域快速发展的一个技术分支。本文对基板剥离技术中国专利申请的申请趋势及申请量分布、主要申请人排名、申请人类型、技术分布及技术功效等方面进行了详细分析,旨在为我国柔性显示基板剥离技术的发展提... 基板剥离技术是近年来柔性显示领域快速发展的一个技术分支。本文对基板剥离技术中国专利申请的申请趋势及申请量分布、主要申请人排名、申请人类型、技术分布及技术功效等方面进行了详细分析,旨在为我国柔性显示基板剥离技术的发展提供参考。 展开更多
关键词 柔性显示 基板剥离 专利申请
在线阅读 下载PDF
一种高线性度低噪声下变频混频器 被引量:1
2
作者 高胜凯 高博 +1 位作者 龚敏 周银强 《微电子学》 CAS CSCD 北大核心 2016年第4期502-506,共5页
采用SMIC 0.18μm RF CMOS工艺,设计了一种高线性度、低噪声下变频混频器。通过分析跨导级电流3阶展开项系数,优化跨导级偏置电压,在跨导级与开关级之间增加谐振频率为射频信号频率的LC并联谐振电路,在提高电路线性度的同时优化了信噪... 采用SMIC 0.18μm RF CMOS工艺,设计了一种高线性度、低噪声下变频混频器。通过分析跨导级电流3阶展开项系数,优化跨导级偏置电压,在跨导级与开关级之间增加谐振频率为射频信号频率的LC并联谐振电路,在提高电路线性度的同时优化了信噪比。后仿真结果表明,在射频频率为1.575GHz,本振频率为1.571GHz,中频频率为4 MHz时,本振功率为0dBm,电压转换增益为19.22dB,输入3阶交调点为21.93dBm,单边带噪声系数为11.74dB。混频器工作电压为1.8V,功耗为3.66mW,核心电路版图面积为0.207 5mm^2。 展开更多
关键词 混频器 吉尔伯特 高线性度 闪烁噪声
计划中的军事GaAs IC设计中心
3
作者 马琳 《军事电子》 1992年第11期 16,共1页
关键词 砷化镓 集成电路 计划
全文增补中
双色滤光片光刻剥离技术研究 预览
4
作者 王海珍 何英杰 苏现军 《内江科技》 2008年第11期 100,147,共2页
文中利用聚酰亚胺高聚物的耐温性和高粘度性,巧妙地和光刻胶结合,解决了厚膜镀制巾光刻胶炭化难以剥离的问题;利用聚酰亚胺在碱性显影液中有很好的可溶性,优化了光刻胶和聚酰亚胺的厚度比,得到了好的工艺参数和易于剥离的面形,解... 文中利用聚酰亚胺高聚物的耐温性和高粘度性,巧妙地和光刻胶结合,解决了厚膜镀制巾光刻胶炭化难以剥离的问题;利用聚酰亚胺在碱性显影液中有很好的可溶性,优化了光刻胶和聚酰亚胺的厚度比,得到了好的工艺参数和易于剥离的面形,解决了小图形光刻剥离的难题。 展开更多
关键词 双色滤光片 光刻剥离 聚酰亚胺
在线阅读 下载PDF
基于压缩传感的CMOS图像传感器电路研究 预览 被引量:1
5
作者 骆丽 李瑞菁 《北京交通大学学报:自然科学版》 CAS CSCD 北大核心 2016年第2期41-46,共6页
压缩传感信号采样理论,将信息获取的技术问题从采样端转移到接收端,并使采样率很低的信号能被精确重建.与压缩传感技术不断完善的理论研究相比,其硬件结构实现更是研究的新方向.本文提出了一种基于压缩传感的CMOS图像传感器硬件电路结构... 压缩传感信号采样理论,将信息获取的技术问题从采样端转移到接收端,并使采样率很低的信号能被精确重建.与压缩传感技术不断完善的理论研究相比,其硬件结构实现更是研究的新方向.本文提出了一种基于压缩传感的CMOS图像传感器硬件电路结构,在模数转换前实现了图像的同时传感并压缩,可用于超高速成像.该结构采用1.8V0.18μm CMOS工艺实现,帧率可达每秒几万到几十万帧,适合于压缩传感的应用. 展开更多
关键词 CMOS图像传感器 有源像素传感器 压缩传感 图像重建
在线阅读 下载PDF
一种5Gb/s双信道并行时钟数据恢复电路 被引量:1
6
作者 李志贞 张长春 +3 位作者 高罗丝 赵江 宋韦 郭宇锋 《微电子学》 CAS CSCD 北大核心 2016年第5期599-604,共6页
基于0.18μm CMOS工艺,设计了一种双信道并行时钟数据恢复(CDR)电路,它由1个锁相环(PLL)型CDR和1个相位选择/相位插值(PS/PI)型CDR结合实现。与传统的并行CDR相比,该CDR电路不需要本地参考时钟。PLL型CDR中环形压控振荡器的延迟... 基于0.18μm CMOS工艺,设计了一种双信道并行时钟数据恢复(CDR)电路,它由1个锁相环(PLL)型CDR和1个相位选择/相位插值(PS/PI)型CDR结合实现。与传统的并行CDR相比,该CDR电路不需要本地参考时钟。PLL型CDR中环形压控振荡器的延迟单元采用电感峰化技术,拓展了带宽,实现了较高的振荡频率;电荷泵采用自举基准和运放,改善了充放电电流匹配。PS/PI型CDR中Bang-Bang型鉴相器结构简单,具有较好的鉴相功能;PS/PI电路比传统结构少2个相位选择器。仿真结果表明,当输入并行数据速率为5Gb/s时,恢复出的2组时钟与数据的峰峰抖动值分别为6.1ps,8.1ps和8.7ps,11.2ps。电路核心模块的功耗为172.4mW,整体电路版图面积为(1.7×1.585)mm^2。 展开更多
关键词 并行时钟数据恢复 锁相环 相位选择 相位插值
柔性基板剥离技术专利申请状况分析 预览
7
作者 贺晓锋 朱琼 《中国发明与专利》 2014年第8期16-20,共5页
本文针对柔性基板剥离技术的全球专利申请,从申请趋势、区域分布、主要申请人等方面进行了分析,为我国相关企业提供参考。
关键词 柔性显示 基板 剥离 专利申请
在线阅读 下载PDF
一种基于标准库单元的集成电路老化检测方案 预览
8
作者 孙权 付萌萌 《物联网技术》 2015年第2期32-33,共2页
集成电路老化的影响,随着集成工艺尺寸越来越小而越来越明显。其主要影响表现在增加了电路元件的输入一输出信号的延迟,从而降低了电路工作能力。提出一种基于标准库单元的老化监测,并介绍本设计的简单性和灵活性。设计集成电路时可... 集成电路老化的影响,随着集成工艺尺寸越来越小而越来越明显。其主要影响表现在增加了电路元件的输入一输出信号的延迟,从而降低了电路工作能力。提出一种基于标准库单元的老化监测,并介绍本设计的简单性和灵活性。设计集成电路时可以设计使用不同的老化监测模块,通过阅读放置在每个监控寄存器中的“年龄代码”来确定电路元器件的“年龄”,从而预防和监测电路的故障。 展开更多
关键词 集成电路老化 热载流子注入 负偏压温度不稳定性 电路监测
在线阅读 下载PDF
步进电机驱动芯片HH204原理及应用 预览
9
作者 陈辉 《电测与仪表》 北大核心 2003年第2期 18-20,共3页
HH204芯片是上海华珲自控设备有限公司开发的步进电机驱动芯片,内部集成了四组H桥,可同时驱动二只二相步进电机.HH204内部集成了信号处理、逻辑控制、死区保护、功率驱动、稳压电源等功能电路,不用外接任何电子元件,就可通过数据端和使... HH204芯片是上海华珲自控设备有限公司开发的步进电机驱动芯片,内部集成了四组H桥,可同时驱动二只二相步进电机.HH204内部集成了信号处理、逻辑控制、死区保护、功率驱动、稳压电源等功能电路,不用外接任何电子元件,就可通过数据端和使能端用各种转速控制电机正转、反转及正确定位. 展开更多
关键词 步进电机 电能表 驱动芯片
在线阅读 下载PDF
一种新型求差电流复合补偿型基准电流源的设计 预览
10
作者 田磊 《仪表技术与传感器》 CSCD 北大核心 2014年第11期18-20,共3页
文中提出了一种利用多路负温度系数电流进行复合补偿的基准电流源的设计,结合使用分段曲率补偿和高阶非线性温度补偿,在考虑电阻温度系数的情况下,详细的分析了补偿原理。与传统的曲率补偿电路不同,该电路在整个温度范围内分两段产生不... 文中提出了一种利用多路负温度系数电流进行复合补偿的基准电流源的设计,结合使用分段曲率补偿和高阶非线性温度补偿,在考虑电阻温度系数的情况下,详细的分析了补偿原理。与传统的曲率补偿电路不同,该电路在整个温度范围内分两段产生不同的补偿电流,利用电流负温度系数求差的方法进行补偿,兼具分段曲率补偿与高阶非线性温度补偿。电路结构简单,功耗低,可移植性强。利用标准0.6μm UMC工艺,应用Hspice进行仿真,结果表明:在-25~125℃范围内,基准电流的温度系数达到34.2 ppm/℃.该电路可用于低功耗、高精度的系统设计中。 展开更多
关键词 电流源 负温度系数 复合补偿 求差补偿 功耗 高精度
在线阅读 下载PDF
电子清洗剂在纸源扩散工艺中的应用研究 预览
11
作者 袁平 《电子技术与软件工程》 2013年第21期118-118,共1页
采用新型电子清洗剂代替传统的化学酸清洗,成功地制造出晶闸管,试验表明采用电子清洗剂具有操作简单、性能可靠、成本低、对环境无污染、对人体无害等优点,具有推广价值。
关键词 电子清洗剂 纸源扩散 清洗工艺 改进
在线阅读 下载PDF
功率电子模块及其封装技术 预览 被引量:2
12
作者 俞晓东 何洪 +3 位作者 宋秀峰 曾俊 李冉 石志想 《电子与封装》 2009年第11期 5-11,共7页
功率电子模块正朝着高频、高可靠性、低损耗的方向发展,其种类日新月异。同时,模块的封装结构、模块内部芯片及其与基板的互连方式、封装材料的选择、制备工艺等诸多问题对其封装技术提出了严峻的挑战。文章结合了近年来国内外的主要... 功率电子模块正朝着高频、高可靠性、低损耗的方向发展,其种类日新月异。同时,模块的封装结构、模块内部芯片及其与基板的互连方式、封装材料的选择、制备工艺等诸多问题对其封装技术提出了严峻的挑战。文章结合了近年来国内外的主要研究成果,详细阐述了各类功率电子模块(GTR、MOSFET、IGBT、IPM、PEBB、IPEM)的内部结构、性能特点及其研究动态,并对其封装结构及主要封装技术,如基板材料、键合互连工艺、封装材料和散热技术进行了综述。 展开更多
关键词 功率电子模块 封装结构 封装技术
在线阅读 下载PDF
高速ADC中具有失调对消的采样保持电路设计 预览
13
作者 刘勇聪 王建业 连振 《火力与指挥控制》 CSCD 北大核心 2018年第4期174-177,共4页
基于采样速率最快的全并行(Flash)ADC(Analog to Digital Converter)结构,采用UMC 0.18 um CMOS工艺,设计了一种具有失调对消的采样保持电路(Track-and-Hold Circuit)。该THC嵌入比较器的两级预放大电路之中,不仅可以简化ADC结构,还进... 基于采样速率最快的全并行(Flash)ADC(Analog to Digital Converter)结构,采用UMC 0.18 um CMOS工艺,设计了一种具有失调对消的采样保持电路(Track-and-Hold Circuit)。该THC嵌入比较器的两级预放大电路之中,不仅可以简化ADC结构,还进一步提高了比较器速度。通过电路工作相位?准1,?准2交替变换,不同相位的失调分量等值反向,输出累加实现对比较器失调对消。最后,在2 GHz时钟频率下进行仿真,仿真结果表明,输入信号为800 MHz时,具有失调对消THC的Flash ADC较传统结构的SFDR(Spurious Free Dynamic Range),SINAD(Signal to Noise And Distortion)分别提高了8.26 dB、3.14 dB,ENOB(Effective Number Of Bits)提高了0.52 bits。 展开更多
关键词 失调对消技术 采样保持电路(THC) 两级预放大电路 电路工作相位 输出叠加
在线阅读 下载PDF
故障芯片测试中功能模块划分方法研究 预览
14
作者 蒋向辉 《制造业自动化》 北大核心 2009年第5期 85-88,共4页
在未知结构的芯片故障检测方法中,将芯片按功能进行分块测试是一种有效的方式。重点研究了根据芯片正常工作的状态信号,按逻辑功能进行分块的方法。提出了基于芯片内部触发延时统计规律和基于有序真值表推演的两种划分方案。分析和讨... 在未知结构的芯片故障检测方法中,将芯片按功能进行分块测试是一种有效的方式。重点研究了根据芯片正常工作的状态信号,按逻辑功能进行分块的方法。提出了基于芯片内部触发延时统计规律和基于有序真值表推演的两种划分方案。分析和讨论了两种不同的实现方案技术原理、适应场合及优缺点。最后进行了实现及测试,测试结果表明后一种方案划分的正确率更高。 展开更多
关键词 芯片故障检测 未知结构 功能划分 触发延时 有序真值表
在线阅读 下载PDF
多量子阱空间光调制器的驱动电路研制 预览
15
作者 吴兰 余宁梅 张耀辉 《计算机工程与应用》 CSCD 北大核心 2009年第21期 58-60,共3页
研制了一种通用可编程的多量子阱空间光调制器驱动电路。该电路利用软件预处理单元产生非线性光电转换控制信号,采用先粗扫再细扫的二次扫描方式,在保证扫描速度及分辨率的同时,有效降低像素单元电路的面积。通过调整驱动电路开关网络结... 研制了一种通用可编程的多量子阱空间光调制器驱动电路。该电路利用软件预处理单元产生非线性光电转换控制信号,采用先粗扫再细扫的二次扫描方式,在保证扫描速度及分辨率的同时,有效降低像素单元电路的面积。通过调整驱动电路开关网络结构,减小了开关噪声,提高了输出精度。采用0.35 μm CMOS模拟工艺,完成了64×64阵列的多量子阱空间光调制器驱动电路的版图设计及流片。测试结果显示,芯片可以很好地工作,驱动电压摆幅为0~VDD,驱动电压分辨率可调,最高至256级,单个像素版图面积仅为65 μm×65 μm,可以与多量子阱空间光调制器倒装在一起,满足多量子阱空间光调制器对驱动电路的要求。 展开更多
关键词 可编程 空间光调制器 驱动电路 摆幅 分辨率
在线阅读 下载PDF
基于锗硅BiCMOS工艺的低噪声差分放大器设计
16
作者 张华斌 刘萍 +5 位作者 邓春健 杨健君 刘黎明 陈卉 王红航 熊召新 《微电子学与计算机》 CSCD 北大核心 2017年第5期35-39,共5页
针对无线局域网前端接收机2.5GHz的应用,提出了一种硅锗工艺低噪声差分放大器.采用差分级联放大器结构既能抑制输入端的共模噪声信号,又能因级联结构的高增益而抑制电路的噪声,确保电路的高性能;同时选用JAZZ 0.35μm 1P4M锗硅BiCMOS工... 针对无线局域网前端接收机2.5GHz的应用,提出了一种硅锗工艺低噪声差分放大器.采用差分级联放大器结构既能抑制输入端的共模噪声信号,又能因级联结构的高增益而抑制电路的噪声,确保电路的高性能;同时选用JAZZ 0.35μm 1P4M锗硅BiCMOS工艺来制作.该放大器能有效地提供了50!输入阻抗匹配且具备良好的温度特性.在频点2.5GHz时,放大器的最大小信号电压增益为29.1dB,噪声系数1.3dB,输入/输出回波损耗都优于-11dB,输入3阶交调点为-0.24dBm.在直流电源电压3V供应下,低噪声放大器消耗电流为3.7mA.仿真结果表明,与其他文献相比,该放大器有更高的电压增益和更低的噪声,可以更加有效地应用于无线局域网及相关频点领域. 展开更多
关键词 无线局域网 锗硅 BICMOS 低噪声放大器
使用正交法生成相位调制信号的研究
17
作者 周小娟 《自动化与仪器仪表》 2017年第1期94-95,98共3页
以相位调制信号定义为基础,运用正交法分析了相位调制信号中载波和调制信号之间的关系,研究出了一种更加灵活,适用性更广泛的生成相位调制信号的方法,并提供了其程序算法。以c编程语言进行实验,证明这种方法具有较高的通用性和易... 以相位调制信号定义为基础,运用正交法分析了相位调制信号中载波和调制信号之间的关系,研究出了一种更加灵活,适用性更广泛的生成相位调制信号的方法,并提供了其程序算法。以c编程语言进行实验,证明这种方法具有较高的通用性和易用性,可以方便快速的帮助人们产生出相位调制信号,极大地提高了工作效率。 展开更多
关键词 数字信号处理 调制信号 相位调制信号 载波 正交法 快速傅立叶变换
传感器系统的高精度Hybrid ADC的研究与设计 预览
18
作者 杜微 李荣宽 《电子技术应用》 北大核心 2015年第12期42-44,共3页
介绍了一种应用于传感器检测系统的高精度Hybrid ADC,此系统是基于双积分ADC与SARADC的混合结构。详细描述了此结构提出的理论基础、电路的具体结构,并基于此结构设计了一款16位Hybrid ADC,此系统的时钟频率为25MHz,输入电压范围为0... 介绍了一种应用于传感器检测系统的高精度Hybrid ADC,此系统是基于双积分ADC与SARADC的混合结构。详细描述了此结构提出的理论基础、电路的具体结构,并基于此结构设计了一款16位Hybrid ADC,此系统的时钟频率为25MHz,输入电压范围为0.5V~4.5V,电源电压为5V。仿真结果显示,此结构的16位ADC的信噪比达到90dB,有效位数可达到15位,而且仅用了28个时钟周期实现了16位ADC的转换,此结构既有双积分ADC的高分辨率的特点,还部分继承了SARADC的速度优势。 展开更多
关键词 SAR ADC 双积分A/D转换器 分步 高分辨率
在线阅读 下载PDF
基于高速忆阻的超宽带信号电路 预览
19
作者 李端 李少甫 《固体电子学研究与进展》 CAS CSCD 北大核心 2014年第6期531-534,575共5页
基于高速忆阻器件中拟合出的实验模型,构建SPICE模型,仿真了其忆阻特性,并利用这种高速忆阻器件设计了超宽带信号电路,模拟出了基于该忆阻模型的超宽带信号电路的频谱特性。结果表明其输出信号具有超过2GHz的带宽,该模型电路拓宽... 基于高速忆阻器件中拟合出的实验模型,构建SPICE模型,仿真了其忆阻特性,并利用这种高速忆阻器件设计了超宽带信号电路,模拟出了基于该忆阻模型的超宽带信号电路的频谱特性。结果表明其输出信号具有超过2GHz的带宽,该模型电路拓宽了超宽带的应用,具有较大的实用性。 展开更多
关键词 忆阻 模型 SPICE 超宽带信号
在线阅读 下载PDF
一种低复杂度逐次逼近型模数转换器设计与仿真 预览
20
作者 胡云峰 易子川 +5 位作者 水玲玲 何志红 陈李胜 文毅 李楠 周国富 《华南师范大学学报:自然科学版》 北大核心 2018年第6期12-19,共8页
为了降低模数转换器(ADC)复杂度和功耗,基于低复杂度电容阵列数模转换器(DAC)参考电平切换方案,设计了一种低复杂度逐次逼近型模数转换器(SARADC).电容阵列DAC中电容采用双参考电平结构,降低电路的复杂度;比较器采用低复杂度两级动态结... 为了降低模数转换器(ADC)复杂度和功耗,基于低复杂度电容阵列数模转换器(DAC)参考电平切换方案,设计了一种低复杂度逐次逼近型模数转换器(SARADC).电容阵列DAC中电容采用双参考电平结构,降低电路的复杂度;比较器采用低复杂度两级动态结构,降低功耗;移位寄存器采用低复杂度动态锁存电路结构,降低功耗和减少误码;电容驱动电路采用低复杂度互补金属氧化物半导体(CMOS)反相器结构,减少晶体管数量.SARADC电路的仿真结果显示:在电压为1.0V和采样频率为100kHz时,SARADC功耗为0.45μW,有效位(ENOB)为9.99bit,其单步转换功耗为4.4fJ.该SARADC指标满足低功耗的要求,适用于便携式、植入式、穿戴式和无线传感器节点等低功耗电子终端. 展开更多
关键词 模数转换器 电容阵列DAC 逐次逼近移位寄存器 低复杂度 低功耗
在线阅读 下载PDF
上一页 1 2 12 下一页 到第
使用帮助 返回顶部 意见反馈