期刊文献+
共找到651篇文章
< 1 2 33 >
每页显示 20 50 100
一种高性能的全数字锁相环设计方案 预览
1
作者 屈八一 程腾 +4 位作者 俞东松 李智奇 周渭 李珊珊 刘立东 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2019年第1期112-116,共5页
针对实现参考频率和输出的频率近似相等或者近似成整数倍关系时遇到的锁相环设计方案复杂以及高性能的模拟锁相环不适宜于集成化问题,设计了主要由模数转换器、全数字式鉴相器、数字式低通滤波器和数控振荡器等构成的全数字式锁相环。... 针对实现参考频率和输出的频率近似相等或者近似成整数倍关系时遇到的锁相环设计方案复杂以及高性能的模拟锁相环不适宜于集成化问题,设计了主要由模数转换器、全数字式鉴相器、数字式低通滤波器和数控振荡器等构成的全数字式锁相环。主要利用模数转换器在动态量采集时具有的边沿效应从其采集的大量数据中选择出精度更高的数据用于后级的全数字式鉴相,实现了一种全数字式锁相环。实验结果表明了该方案的正确性及其具有锁定精度高和环路的本底噪声低等特性。 展开更多
关键词 数字锁相环 边沿效应 数字式鉴相器 数控振荡器
在线阅读 下载PDF
位同步时钟提取电路的设计与实现 预览
2
作者 岳志琪 杨晨茜 +1 位作者 孙玲 李竹 《电脑与电信》 2019年第1期13-16,共4页
该设计方案分析信号在模拟信道传输的情况下,实现了基于FPGA的位同步时钟的提取。其中,整形电路利用滞回比较器,提高系统的抗干扰能力;高低电平计数取平均设计解决了前级电路导致的高低电平宽度不同的问题,提高了提取时钟的准确性和稳... 该设计方案分析信号在模拟信道传输的情况下,实现了基于FPGA的位同步时钟的提取。其中,整形电路利用滞回比较器,提高系统的抗干扰能力;高低电平计数取平均设计解决了前级电路导致的高低电平宽度不同的问题,提高了提取时钟的准确性和稳定度。通过测量,提取的位同步时钟误差小于1%,且其抖动小于一个位同步周期的10%。 展开更多
关键词 位同步时钟 FPGA 数字锁相环 M序列
在线阅读 下载PDF
时频系统数字锁相技术研究 预览
3
作者 王鹏宇 杨志刚 郑丽丽 《电光系统》 2019年第1期25-32,共8页
文章推导了采用外部1pps信号或10MHz频率信号驯服钮钟或晶振的数字二阶/三阶锁相环结构,建立了频标模块的仿真模型,对模型中的锁相环、数字量化等关键问题进行了分析,给出了参数设置依据及仿真结果,完成了频标模块的硬件设计,验证了模... 文章推导了采用外部1pps信号或10MHz频率信号驯服钮钟或晶振的数字二阶/三阶锁相环结构,建立了频标模块的仿真模型,对模型中的锁相环、数字量化等关键问题进行了分析,给出了参数设置依据及仿真结果,完成了频标模块的硬件设计,验证了模型的正确性。 展开更多
关键词 数字锁相环 1pps 频率准确度 频率稳定度
在线阅读 下载PDF
载波同步中数字锁相环的重构设计 预览
4
作者 段铁 黄焱 汪洋 《电子科技》 2019年第8期41-45,共5页
针对以往载波同步锁相环中代码或设备不可继承、不可移植所导致的开发效率较低的问题,文中提出了以复用FPGA组件的形式重构载波同步锁相环的方案。该方案通过功能分解提取不同锁相环的共性模块、为功能模块映射合适算法并在FPGA中实现... 针对以往载波同步锁相环中代码或设备不可继承、不可移植所导致的开发效率较低的问题,文中提出了以复用FPGA组件的形式重构载波同步锁相环的方案。该方案通过功能分解提取不同锁相环的共性模块、为功能模块映射合适算法并在FPGA中实现。该方法利用OCP协议封装接口生成FPGA组件,最终复用组件以构建新锁相环应用。仿真实验结果显示,组件复用率超过60%,证明了新方法的正确性和有效性。 展开更多
关键词 重构 数字锁相环 载波同步 组件 OCP FPGA
在线阅读 免费下载
一种长周期和大倍频系数条件下的数字锁相环
5
作者 田禹泽 王煜 +3 位作者 赵欣 黄书华 常振 邱晓晗 《量子电子学报》 CAS CSCD 北大核心 2019年第2期168-173,共6页
遥感设备需要配备高精度的本地时钟源与卫星平台时钟同步,数字锁相环设计是时钟同步和倍频的关键技术,而长周期输入信号和大倍频系数从两方面增加了设计难度。设计了一种针对秒脉冲同步和10000倍倍频条件下的数字锁相环,通过建立Z域模型... 遥感设备需要配备高精度的本地时钟源与卫星平台时钟同步,数字锁相环设计是时钟同步和倍频的关键技术,而长周期输入信号和大倍频系数从两方面增加了设计难度。设计了一种针对秒脉冲同步和10000倍倍频条件下的数字锁相环,通过建立Z域模型和S域近似分析了其响应特性,用现场可编程门阵列予以实现.实验表明,本设计实现的数字锁相环最短可以在5个输入时钟周期内进入锁定状态,稳定工作时每秒累积误差小于0.1 ms,在实际应用中可以稳定输出本地时钟,满足遥感设备时钟同步和倍频的需求。 展开更多
关键词 遥感 数字锁相环 倍频 反馈控制 FPGA
基于FPGA数字PLL谐振频率的跟踪研究 预览
6
作者 余成波 张林 龙曦 《重庆理工大学学报:自然科学》 CAS 北大核心 2019年第4期141-146,共6页
针对谐振频率漂移造成无线电能传输系统(MCR-WPT)传输效率低下的问题,提出一种自适应全数字锁相环的频率跟踪控制方法。采用FPGA实现的数字锁相环(PLL)跟踪发射线圈电流电压相位信号,确保发射线圈处于谐振工作状态。设计了数字锁相环的... 针对谐振频率漂移造成无线电能传输系统(MCR-WPT)传输效率低下的问题,提出一种自适应全数字锁相环的频率跟踪控制方法。采用FPGA实现的数字锁相环(PLL)跟踪发射线圈电流电压相位信号,确保发射线圈处于谐振工作状态。设计了数字锁相环的鉴相器模块、2阶环路滤波器模块以及数控振荡器模块。利用ModelSim对数字锁相环的跟踪性能进行仿真测试,得出环路增益、环路带宽对跟踪性能的影响。研制了数字PLL控制的小功率MCR-WPT系统。实验结果表明:在增益为35Hz、初始频差小于50Hz的情况下,电流电压信号稳态相差为零,该方法在谐振频率漂移时能完成对频率的快速跟踪,有效地提高了MCR-WPT传输效率和传输功率。 展开更多
关键词 数字锁相环 FPGA 无线电能
在线阅读 免费下载
数字通信系统中位同步时钟提取的改进设计 预览 被引量:1
7
作者 段惠敏 李翠花 郑娟 《蚌埠学院学报》 2018年第2期57-61,68共6页
提出了一种提取位同步时钟的改进方法,通过在数字锁相环的鉴相器和控制器之间添加数字滤波器,减少了同步锁定后的抖动现象和随机噪声引起的相位抖动现象。使用FPGA芯片、采用VHDL硬件描述语言完成了系统设计,并在Quartus Ⅱ上进行仿真验... 提出了一种提取位同步时钟的改进方法,通过在数字锁相环的鉴相器和控制器之间添加数字滤波器,减少了同步锁定后的抖动现象和随机噪声引起的相位抖动现象。使用FPGA芯片、采用VHDL硬件描述语言完成了系统设计,并在Quartus Ⅱ上进行仿真验证,结果表明,改进的系统可实现位同步时钟的准确提取,减少了相位抖动,提高了系统运行效率和抗干扰能力,保障了数字通信系统的同步性能。 展开更多
关键词 数字通信 位同步 数字锁相环 滤波器 FPGA
在线阅读 下载PDF
一种数字锁相环的FPGA实现 预览
8
作者 李荃 项顺祥 黄麟舒 《数字技术与应用》 2018年第2期83-84,共2页
本文介绍了一种数字锁相环的FPGA实现,简单介绍了锁相环的基本原理,并对每一模块的FPGA实现的设计进行了介绍,最后通过仿真验证了其性能。
关键词 数字锁相环 FPGA MODELSIM
在线阅读 下载PDF
基于FPGA可变速率快速位同步的实现 预览 被引量:1
9
作者 孙海波 徐元哲 杨柳青 《电气开关》 2018年第3期36-42,共7页
位同步是通信系统的核心,同步系统的性能关系到通信质量的好坏。为适应实际工程要求,实现可变速率的码元同步,笔者对超前-滞后型数字锁相环进行改进,具体做法是通过对寄存器配合扣除门和添加门的控制,借助MATLAB软件对该方法进行仿真,并... 位同步是通信系统的核心,同步系统的性能关系到通信质量的好坏。为适应实际工程要求,实现可变速率的码元同步,笔者对超前-滞后型数字锁相环进行改进,具体做法是通过对寄存器配合扣除门和添加门的控制,借助MATLAB软件对该方法进行仿真,并在ISE14.7环境下编写VHDL和Testbench代码,用Modelsim观察代码仿真结果。结果表明:同步码元速率最小为1Kbps最大为20Mbps,并以最小步长0.5Kbps变化的可变速率可实现快速同步。实际工程结果在最后已给出,同时经过仿真和实际工程结果双重验证,判定该方法正确可行,并成功应用到某项目中。 展开更多
关键词 位同步 可变速率 数字锁相环 FPGA
在线阅读 下载PDF
一种星间激光通信高速并行定时恢复算法设计 预览
10
作者 邵子金 冯磊 +1 位作者 张军 李国通 《电子设计工程》 2018年第21期86-89,94共5页
空间卫星激光通信的高数据速率导致传统的串行定时同步算法难以实现,对此,本文设计了一种基于Gardner定时误差检测的并行反馈数模混合定时同步算法,通过DDS和PLL混频的方式控制高速ADC的采样时钟相位,以实现高精度、高速率的符号定时同... 空间卫星激光通信的高数据速率导致传统的串行定时同步算法难以实现,对此,本文设计了一种基于Gardner定时误差检测的并行反馈数模混合定时同步算法,通过DDS和PLL混频的方式控制高速ADC的采样时钟相位,以实现高精度、高速率的符号定时同步。计算机仿真结果表明该并行算法在高速数据传输系统下具有良好的定时同步性能。 展开更多
关键词 Gardner定时误差检测 并行设计 数字锁相环
在线阅读 下载PDF
基于非正交信号发生器的单相锁相环研究
11
作者 易龙强 黄詹江勇 《电气应用》 2018年第12期48-51,61共5页
提出了一种单相逆变电压的锁相算法,利用当前和前一周期的采样数据及锁相相位,构造电压矢量。引入PI控制器调节单相正弦信号和锁相相位的相位差,达到稳态时相位差为零的效果。该方法可广泛应用于单相不间断电源系统(UPS)及光伏逆... 提出了一种单相逆变电压的锁相算法,利用当前和前一周期的采样数据及锁相相位,构造电压矢量。引入PI控制器调节单相正弦信号和锁相相位的相位差,达到稳态时相位差为零的效果。该方法可广泛应用于单相不间断电源系统(UPS)及光伏逆变器等逆变电源。最后,通过Matlab仿真及样机实验验证了算法的可行性。 展开更多
关键词 数字锁相环 逆变电源 单相
基于超高速硬件描述语言的快速数字锁相环设计 预览
12
作者 林挺钊 《中国科技信息》 2018年第18期67-70,共4页
文章介绍了一种新型的数字锁相电路,通过设置相位差时间闸门的方法进行快速锁相。仿真分析表明,该电路在相同相位误差条件下可以显著提高传统的超前-滞后型数字锁相环的锁相速度。
关键词 数字锁相环 超高速硬件描述语言 设计 锁相电路 仿真分析 相位误差 相位差 相速度
在线阅读 下载PDF
一种具有相位噪声跟踪补偿的全数字锁相环频率合成器 预览
13
作者 梁珍珍 曹玉梅 《电子器件》 北大核心 2018年第1期66-71,共6页
为了实现频率合成器中的相位噪声跟踪补偿和降低全数字锁相环的复杂性,提出了一种新的基于全数字锁相环的频率合成器。它采用一种低复杂度的数字鉴频鉴相器和非线性相位/频率判决电路以及数控振荡器来显著降低硬件复杂性,同时能够很好... 为了实现频率合成器中的相位噪声跟踪补偿和降低全数字锁相环的复杂性,提出了一种新的基于全数字锁相环的频率合成器。它采用一种低复杂度的数字鉴频鉴相器和非线性相位/频率判决电路以及数控振荡器来显著降低硬件复杂性,同时能够很好地实现噪声跟踪和快速的相位/频率捕获,获得高的频率分辨率(大约6 kHz)和大的线性频率调谐范围。实验结果表明,提出的结构能够实现从100 kHz~6 MHz的可控环路带宽和相当好的带内相位噪声跟踪性能。 展开更多
关键词 数字锁相环 频率合成 复杂度 相位噪声跟踪 频率分辨率
在线阅读 下载PDF
基于FPGA的槽波触发记录仪设计 预览
14
作者 刘艳钊 王国富 +1 位作者 叶金才 王小红 《桂林电子科技大学学报》 2018年第1期23-28,共6页
为了满足煤矿井下槽波物探的高稳定性和高准确性,设计了基于FPGA的槽波触发记录仪。该设计以FPGA处理器为核心,以数字锁相环AD9548为时钟同步器件,结合卡尔曼滤波温度漂移算法及数据处理程序,完成了高自守时能力的槽波触发记录仪设计。... 为了满足煤矿井下槽波物探的高稳定性和高准确性,设计了基于FPGA的槽波触发记录仪。该设计以FPGA处理器为核心,以数字锁相环AD9548为时钟同步器件,结合卡尔曼滤波温度漂移算法及数据处理程序,完成了高自守时能力的槽波触发记录仪设计。该设计在丢失GPS信号的情况下,可连续工作24h,误差小于20μs。自守时能力强,稳定度高,完全省去了长时间工作需要多次进行时间同步环节。 展开更多
关键词 槽波 数字锁相环 卡尔曼滤波 自守时
在线阅读 免费下载
浅谈分数N锁相环频率合成器 预览
15
作者 张国红 《广播电视信息》 2017年第8期71-72,共2页
本文对数字锁相环频率合成器的基本构成模块及其主要功能进行了阐述,对其关键组成部分鉴相器和动态分频器N的原理进行了分析。
关键词 数字锁相环 锁相环频率合成器 组成 原理
在线阅读 下载PDF
无线通信接收机位同步时钟提取电路设计 被引量:3
16
作者 林彬彬 施隆照 陆培民 《电子技术(上海)》 2017年第4期36-39,共4页
介绍了一种采用数字锁相法实现快速位同步时钟提取的设计方案。设计应用于无线通信接收机中,对解调得到的数字基带信号进行时钟恢复,以实现数据码元的正确采样判决。该方案以超前-滞后型锁相环为基础并进行适当改进,根据用于产生位同步... 介绍了一种采用数字锁相法实现快速位同步时钟提取的设计方案。设计应用于无线通信接收机中,对解调得到的数字基带信号进行时钟恢复,以实现数据码元的正确采样判决。该方案以超前-滞后型锁相环为基础并进行适当改进,根据用于产生位同步时钟的分频器的计数值来决定每次相位调整的步长,仅需一次便可完成相位的跟踪锁定,极大地提高了位同步速度;同时设计对输入信号也进行了必要的滤波处理,进一步增强了其抗干扰性能。通过一系列的仿真验证,证明了只要每次相位调整时累积相位误差小于码元位宽的50%,该设计均可实现正确同步。 展开更多
关键词 位同步 数字锁相环 无线接收机
一种基于椭圆拟合的三相电压不平衡条件下的锁相环 预览
17
作者 史旺旺 严建鹏 《电源学报》 CSCD 2017年第4期60-64,共5页
针对传统的三相电网相角检测方法在电网频率波动及故障情况下存在的不足,提出了 一种新型数字 锁相Z 设计方法.所提出的锁相Z 通过递推最小二乘法椭圆拟合辨识出椭圆参数,利用锁相Z 产生不对称的正 弦佘弦输出,消除了电网不平衡状态下... 针对传统的三相电网相角检测方法在电网频率波动及故障情况下存在的不足,提出了 一种新型数字 锁相Z 设计方法.所提出的锁相Z 通过递推最小二乘法椭圆拟合辨识出椭圆参数,利用锁相Z 产生不对称的正 弦佘弦输出,消除了电网不平衡状态下的鉴相二倍频分量;在此基础上对锁相环输出信号进行移相和正序分量 的提取,从而实现90.移相与电网频率无关;推导了不对称幅值和相位与椭圆参数的关系,设计了递推最小二 乘法,最后给出了仿真和实验结果.仿真和实验结果验证了本方案的有效性. 展开更多
关键词 数字锁相环 椭圆拟合 递推最小二乘法 不平衡电压
在线阅读 下载PDF
一种新型的硅微机械陀螺数字读出系统
18
作者 王玉良 郑旭东 +1 位作者 曾青林 邢朝洋 《导航与控制》 2017年第1期52-56,共5页
为了简化系统设计,进一步改善陀螺的控制性能,提出了一种新型的微机械陀螺数字读出系统方案.该方案采用EPLL和AGC技术实现陀螺驱动模态的相位与幅度闭环控制,采用EPLL技术实现检测模态的信号解调.不仅降低了对陀螺品质因数的要求,而且... 为了简化系统设计,进一步改善陀螺的控制性能,提出了一种新型的微机械陀螺数字读出系统方案.该方案采用EPLL和AGC技术实现陀螺驱动模态的相位与幅度闭环控制,采用EPLL技术实现检测模态的信号解调.不仅降低了对陀螺品质因数的要求,而且省去了低通滤波器的设计.通过仿真实验不仅验证了该方案的可行性,还研究了EPLL参数对陀螺数字读出系统性能的影响.该方案对今后微机械陀螺系统的实现与性能的进一步提高有一定的指导作用,同时也为今后陀螺系统的误差补偿以及自标定、自校准奠定了基础. 展开更多
关键词 硅微机械陀螺 驱动 数字锁相环 解调
放空火炬高频点火系统设计 预览
19
作者 周篷 蒋林 +2 位作者 杨高鹏 周龙 杨旭 《微型机与应用》 2017年第4期4-6,17共4页
针对传统放空火炬的高压电子点火系统电极易腐蚀的问题,提出了一种基于感应加热原理的新型点火系统。该电源系统的主拓扑为全桥谐振结构。通过检测负载电流与电压的相位差,利用脉冲频率调制(PFM)方式使电源工作频率实时跟踪锁定负... 针对传统放空火炬的高压电子点火系统电极易腐蚀的问题,提出了一种基于感应加热原理的新型点火系统。该电源系统的主拓扑为全桥谐振结构。通过检测负载电流与电压的相位差,利用脉冲频率调制(PFM)方式使电源工作频率实时跟踪锁定负载的固有频率,利用数字信号处理(DSP)在软件上实现数字锁相环,让电源工作在弱感性状态。基于TI公司的TMS320F28335控制芯片,搭建了点火系统的控制平台。仿真和实验结果表明,控制算法能够实现工作频率对固有频率的准确跟踪锁定,且在弱感性工作状态下,电源输出满足设计指标,具有较小的开关损耗。 展开更多
关键词 感应加热 串联谐振 DSP 数字锁相环 SABER
在线阅读 下载PDF
光伏并网电流与电网电压同频同相的技术实现 预览 被引量:1
20
作者 杨思俊 《微处理机》 2017年第1期83-85,90共4页
通过性能稳定的DSP控制器程序设计及外围硬件检测电路、采样电路的配合来实现在光伏并网发电中对并网电流与电网电压的频率和相位控制,达到两者同频同相。阐述了锁相环技术原理及软件实现锁相的基本模型;分别介绍了软件实现锁相所需的... 通过性能稳定的DSP控制器程序设计及外围硬件检测电路、采样电路的配合来实现在光伏并网发电中对并网电流与电网电压的频率和相位控制,达到两者同频同相。阐述了锁相环技术原理及软件实现锁相的基本模型;分别介绍了软件实现锁相所需的三部分硬件电路即电网电压采样电路、电网电压过零检测电路、DSP内部功能单元;采用DSP作为控制芯片,进行内部功能设置;完成锁相环的软件设计,通过连续调整可实现并网电流与电网电压周期趋近相同来实现输出电流与电网电压同频同相控制,从而实现了逆变器输出电流是单位功率因数。 展开更多
关键词 数字锁相环 光伏并网 DSP控制 电压过零检测 PWM脉冲 软件锁相 电网电压采样
在线阅读 下载PDF
上一页 1 2 33 下一页 到第
使用帮助 返回顶部 意见反馈