期刊文献+
共找到19篇文章
< 1 >
每页显示 20 50 100
高性能数字信号处理器指令集模拟器设计 预览 被引量:1
1
作者 赵香 《中国集成电路》 2015年第3期26-29,73共5页
本文介绍了一款高性能数字信号处理器(DSP)的指令集模拟器,该模拟器基于中国第一款自主研发高性能通用DSP“魂芯一号”,可精确模拟DSP的周期级行为,详细介绍了指令集模拟器关键模块的设计。
关键词 指令集模拟器 周期精确 高性能DSP
在线阅读 下载PDF
一种复杂指令系统译码器设计方法 预览
2
作者 赵香 《现代计算机:上下旬》 2015年第8期80-82,87共4页
介绍一种面向处理器复杂指令系统的译码器软件模型设计方法,该设计采用平衡二叉树的数据结构存储译码表,加入指令缓存,提高指令译码速度,详细描述译码器的设计过程。
关键词 指令集模拟器 译码器
在线阅读 免费下载
指令集仿真器的关键技术 预览 被引量:2
3
作者 付琳 胡锦 梁利平 《计算机应用》 CSCD 北大核心 2015年第5期1421-1425,共5页
为适应嵌入式系统开发中对指令集仿真器仿真速度的要求,提出一种改进的指令集仿真技术。该技术在现有的静态多核仿真器基础上引入指令预处理、动态译码缓存、多线程C函数生成和动态调度运行等技术,以实现对仿真器性能的优化。该技术已... 为适应嵌入式系统开发中对指令集仿真器仿真速度的要求,提出一种改进的指令集仿真技术。该技术在现有的静态多核仿真器基础上引入指令预处理、动态译码缓存、多线程C函数生成和动态调度运行等技术,以实现对仿真器性能的优化。该技术已成功应用于中国科学院微电子所自主研发的IME-Diamond DSP处理器的多核指令集仿真器OPT-ISS中。实际应用程序测试结果表明,该技术在仿真速度提升方面有明显效果。 展开更多
关键词 多核 指令集仿真器 多线程 译码缓存 C函数生成
在线阅读 下载PDF
DSP指令集仿真器的设计与实现 预览 被引量:1
4
作者 刘静 史彦芳 孔黎 《电子设计工程》 2012年第15期1-4,共4页
介绍几种常用的仿真器的设计方案,通过比较分析各自原理的优缺点,结合硬件性能,设计了基于ZWFcore的指令集仿真器ZWISS。通过对其CPU、多级存储单元、陷阱、内存管理单元(MMU)、存储保护系统(MPS)以及物理内存属性(PMA)的仿真... 介绍几种常用的仿真器的设计方案,通过比较分析各自原理的优缺点,结合硬件性能,设计了基于ZWFcore的指令集仿真器ZWISS。通过对其CPU、多级存储单元、陷阱、内存管理单元(MMU)、存储保护系统(MPS)以及物理内存属性(PMA)的仿真,较完善地完成对ZWFcore的仿真。为DSP硬件评估、DSP算法实现提供了良好的软件模拟平台。 展开更多
关键词 指令集仿真器 CPU 多级存储 内存管理单元 存储保护系统 物理内存属性
在线阅读 下载PDF
MIPS64指令集模拟器动态编译技术研究 预览
5
作者 蔡启先 郭森 王智文 《计算机工程与应用》 CSCD 2012年第29期42-45,161共5页
嵌入式开发对指令集模拟器模拟速度的要求越来越高。提出了一种新的细化的动态翻译技术,基本思路是指令集的每条指令被翻译成一条语义函数,通过特定的指针指向符合条件的语义函数,这样,即使执行条件发生改变时也能调用上次编译的结果,... 嵌入式开发对指令集模拟器模拟速度的要求越来越高。提出了一种新的细化的动态翻译技术,基本思路是指令集的每条指令被翻译成一条语义函数,通过特定的指针指向符合条件的语义函数,这样,即使执行条件发生改变时也能调用上次编译的结果,从而使模拟速度显著提高,MIPS64指令集模拟器的测试结果给以了验证。 展开更多
关键词 指令集模拟器 细化的动态编译模式 MIPS64
在线阅读 下载PDF
基于ESL快速精确的处理器混合模型 预览
6
作者 鲁超 魏继增 常轶松 《计算机工程》 CAS CSCD 2012年第7期 281-283,共3页
RTL设计不能满足片上系统对仿真速度的要求。为此,提出一种基于电子系统级快速精确的处理器混合模型。以32位嵌入式微处理器C*CORE340为例,采用不同的抽象层次对指令集仿真器和Cache进行构建。实验结果表明,与RTL级模型相比,该模型的... RTL设计不能满足片上系统对仿真速度的要求。为此,提出一种基于电子系统级快速精确的处理器混合模型。以32位嵌入式微处理器C*CORE340为例,采用不同的抽象层次对指令集仿真器和Cache进行构建。实验结果表明,与RTL级模型相比,该模型的仿真速度至少快10倍,仿真精度误差率低于10%。 展开更多
关键词 指令集仿真器 事务级建模 电子系统级设计 混合模型 片上系统
在线阅读 下载PDF
面向专用指令集处理器设计的软硬件协同验证 预览 被引量:2
7
作者 严迎建 杨志峰 任方 《计算机工程》 CAS CSCD 北大核心 2010年第6期 241-243,共3页
为提高专用指令集处理器设计中的验证效率和覆盖率,将专用指令集处理器的寄存器传输级设计验证与汇编器、指令集模拟器等软件开发工具的测试相结合,提出一种软硬件协同验证方法。该方法按照覆盖率要求由软件自动产生测试程序和数据,... 为提高专用指令集处理器设计中的验证效率和覆盖率,将专用指令集处理器的寄存器传输级设计验证与汇编器、指令集模拟器等软件开发工具的测试相结合,提出一种软硬件协同验证方法。该方法按照覆盖率要求由软件自动产生测试程序和数据,将利用汇编器产生的机器指令输入到指令集模拟器和硬件仿真工具分别进行软硬件仿真,通过软硬件仿真结果自动比对得出联合验证结果。实践证明,该方法能够有效提高验证效率和覆盖率,缩短验证周期。 展开更多
关键词 专用指令集处理器 硬件仿真 指令集模拟器 软硬件协同验证
在线阅读 下载PDF
微处理器Cache的验证方法研究 预览 被引量:2
8
作者 李智 李怡 +1 位作者 龚令侃 章建雄 《计算机工程》 CAS CSCD 北大核心 2010年第16期 273-275,共3页
在微处理器功能验证中,由于高速缓存(Cache)是软件(即测试程序)不可见的,对其进行芯片级验证难以获得高的可控制性(测试场景构造)和可观测性(验证结果检测)。基于此,提出通过验证平台调用的方法,为软件提供服务和管理Cache,构... 在微处理器功能验证中,由于高速缓存(Cache)是软件(即测试程序)不可见的,对其进行芯片级验证难以获得高的可控制性(测试场景构造)和可观测性(验证结果检测)。基于此,提出通过验证平台调用的方法,为软件提供服务和管理Cache,构造测试场景。采样由Cache引起的微处理器系统总线行为检测验证结果。实验结果表明,该方法方便测试程序开发,减少验证时间。 展开更多
关键词 高速缓存 芯片级验证 验证平台调用 验证库 监视器 指令集模拟器
在线阅读 下载PDF
基于ISS的多处理器嵌入式系统模拟方案 预览
9
作者 宋彭涛 田斌 +2 位作者 蒋烈辉 李继中 王九宇 《计算机工程》 CAS CSCD 北大核心 2010年第21期 280-282,285,共4页
提出一种基于ISS的多处理器嵌入式系统模拟方案。采用基于总线的互连方式,合理利用共享内存机制,解决不同处理器进程问的通信问题。提出全局时钟同步机制,实现对所有处理器单元的调度安排,使各处理器之间保持步调一致。分析表明,... 提出一种基于ISS的多处理器嵌入式系统模拟方案。采用基于总线的互连方式,合理利用共享内存机制,解决不同处理器进程问的通信问题。提出全局时钟同步机制,实现对所有处理器单元的调度安排,使各处理器之间保持步调一致。分析表明,该方案能够实现对单个或多个同源或不同源目标代码的模拟与跟踪。 展开更多
关键词 嵌入式系统 指令集模拟器 多处理器
在线阅读 下载PDF
Design and Application of Instruction Set Simulator on Multi-Core Verification 被引量:1
10
作者 胡向东 郭勇 +2 位作者 朱英 郭昕 王鹏 《计算机科学技术学报:英文版》 SCIE EI CSCD 2010年第2期267-273,共7页
<正>Instruction Set Simulator(ISS) is a highly ed and executable model of micro architecture.It is widely used in the fields of verification and debugging during the development of microprocessors.However,with t... <正>Instruction Set Simulator(ISS) is a highly ed and executable model of micro architecture.It is widely used in the fields of verification and debugging during the development of microprocessors.However,with the emergence of Chip Multi-Processors,the single-core ISS cannot meet the needs of microprocessor development.In this paper,we introduce our multi-core chip architecture first,after that a general methodology to expand a single-core ISS to a multicore ISS(MCISS) is proposed.On this basis,a real-time comparison environment is created for multi-core verification, and the problems of multi-core communication and synchronization are addressed gracefully.With the'save and restore'mechanism,the verification procedure and the debugging are speeding up greatly. 展开更多
关键词 多核心 模拟验证 国际空间站 应用 教学 设计 指令集模拟器 微处理器
基于指令集模拟器的处理器建模与验证 预览 被引量:7
11
作者 严迎建 徐劲松 +1 位作者 陈韬 刘军伟 《计算机工程》 CAS CSCD 北大核心 2008年第5期 248-250,共3页
介绍处理器仿真建模技术以及指令集模拟器在其中的应用,讨论处理器ISA,MA模型建立以及指令精确、时钟精确的指令集模拟器实现方法,提出一种基于多线程技术的调试器集成方法,介绍指令集模拟器在一款密码专用微处理器开发过程中的具... 介绍处理器仿真建模技术以及指令集模拟器在其中的应用,讨论处理器ISA,MA模型建立以及指令精确、时钟精确的指令集模拟器实现方法,提出一种基于多线程技术的调试器集成方法,介绍指令集模拟器在一款密码专用微处理器开发过程中的具体应用方法。 展开更多
关键词 指令集模拟器 处理器建模 指令精确 时钟精确 流水线处理器
在线阅读 下载PDF
周期精确的指令集模拟器(ISS)的建模与封装方法 预览 被引量:2
12
作者 沈斌 张多利 何亚军 《中国集成电路》 2007年第11期 60-64,共5页
本文首先介绍了指令集模拟器(ISS)的原理与应用,提出了在ISS的建模过程中所要处理的主要问题。然后以ARM7为例讨论了使用C++语言建立周期精确的指令集模拟器的方法。并使用了SystemC封装的方式来解决ISS同系统中其它模块的信息传... 本文首先介绍了指令集模拟器(ISS)的原理与应用,提出了在ISS的建模过程中所要处理的主要问题。然后以ARM7为例讨论了使用C++语言建立周期精确的指令集模拟器的方法。并使用了SystemC封装的方式来解决ISS同系统中其它模块的信息传递和时钟同步问题。将封装后的ISS同存储器一起挂接在AHB总线上,建立了简单的仿真平台。 展开更多
关键词 指令集模拟器(ISS) 周期精确 ARM SYSTEMC 封装
在线阅读 下载PDF
基于SystemC和ISS的软硬件协同验证方法 预览
13
作者 杜旭 黄飞 黄建 《微计算机信息》 北大核心 2007年第32期 147-149,165,共4页
随着SoC的出现和发展,软硬件协同验证已经成为当前的研究热点。本文对传统的基于ISS的软硬件协同验证方法进行改进,提出了一种基于SystemC和ISS的软硬件协同验证方法。该方法使用SystemC分别对系统进行事务级、寄存器传输级的建模,... 随着SoC的出现和发展,软硬件协同验证已经成为当前的研究热点。本文对传统的基于ISS的软硬件协同验证方法进行改进,提出了一种基于SystemC和ISS的软硬件协同验证方法。该方法使用SystemC分别对系统进行事务级、寄存器传输级的建模,在系统验证早期进行无时序的软硬件协同验证,后期进行时钟精确的软硬件协同验证。并对仿真速度进行了优化。同传统的基于ISS的软硬件协同验证方法相比,该方法保证了软硬件的并行开发,且仿真速度快、调试方便,是一种高效、高重用性的软硬件协同验证方法。 展开更多
关键词 软硬件协同验证 指令集仿真器 SYSTEMC 事务级建模 仿真加速
在线阅读 下载PDF
一种基于虚指令集技术构建快速的可重用的指令集仿真器的方法 预览 被引量:3
14
作者 钱斌 付宇卓 《计算机工程与应用》 CSCD 北大核心 2005年第12期 95-97,共3页
指令集仿真器是进行系统体系结构设计与评估、系统软件设计与开发以及进行软、硬件协同开发的有利工具。然而指令集仿真器对目标体系结构具有极大的依赖性,无法跨越多个目标平台工作,这就成了制约它发展的一个重要因素。文章根据DSP... 指令集仿真器是进行系统体系结构设计与评估、系统软件设计与开发以及进行软、硬件协同开发的有利工具。然而指令集仿真器对目标体系结构具有极大的依赖性,无法跨越多个目标平台工作,这就成了制约它发展的一个重要因素。文章根据DSP处理器的特点,参考传统仿真策略,提出了一种改进后的仿真技术,可以极大地提高仿真器运行效率。在此基础上,又结合虚指令集技术,构建VIS仿真器,改变了传统仿真器只能用于单一处理器的局面,使之能够适用于多款处理器结构。这为指令集仿真器的广泛使用提供了有力的保证。 展开更多
关键词 指令集仿真器 DSP 指令集 虚指令集 仿真策略
在线阅读 下载PDF
DSP指令集仿真器的设计与实现 预览 被引量:7
15
作者 陶峰峰 付宇卓 《计算机仿真》 CSCD 2005年第9期 225-228,共4页
指令集仿真器是进行芯片设计评估,系统软件设计开发以及计算机软硬件协同设计的不可或缺的工具.在DSP的硬件设计和后期算法开发中,指令集仿真器也同样是起着至关重要的作用.该文参考当前在指令集仿真领域比较先进的JIT-CCS和IS-CS仿真技... 指令集仿真器是进行芯片设计评估,系统软件设计开发以及计算机软硬件协同设计的不可或缺的工具.在DSP的硬件设计和后期算法开发中,指令集仿真器也同样是起着至关重要的作用.该文参考当前在指令集仿真领域比较先进的JIT-CCS和IS-CS仿真技术,吸取了各自的一些优点,提出了仿真策略,设计并实现了基于DSP3000的指令集仿真器HJS.为了兼顾仿真速度与精度的要求,HJS实现了指令精度和时钟周期精度两种级别的仿真.同时,在指令Cache和流水线的仿真上都做到了既尽可能与实际硬件相符,同时也兼顾执行效率.为评估DSP硬件设计、DSP算法的实现提供了很好的软件模拟平台. 展开更多
关键词 指令集仿真器 仿真策略 指令级仿真 时钟周期级仿真
在线阅读 下载PDF
SystemC2.0的事务级建模 预览
16
作者 董文辉 刘明业 《计算机工程》 CAS CSCD 北大核心 2004年第14期 14-15,174,共3页
采用SystemC2.0,结合AMBA片上总线,探讨了在事务级的建模方法,并结合JPEG2000中的无损小波提升算法给出建模实例.介绍了SystemC2.0通过指令集模拟器建立事务级处理器模型的一般方法和步骤.
关键词 片上系统 AMBA片上总线 无损小波提升算法 指令集模拟器
在线阅读 下载PDF
软硬件协同模拟的通信同步算法设计与实现 预览 被引量:1
17
作者 严迎建 刘明业 《计算机工程与应用》 CSCD 北大核心 2003年第19期 59-61,232,共4页
协同模拟技术是嵌入式系统软硬件协调设计的关键技术之一,它在整个设计过程中对系统起着功能验证和性能预测的作用。采用指令集模拟和硬件事件驱动模拟器相结合的协同模拟技术是一种高效的、低代价的嵌入式系统协同验证方案,但解决指... 协同模拟技术是嵌入式系统软硬件协调设计的关键技术之一,它在整个设计过程中对系统起着功能验证和性能预测的作用。采用指令集模拟和硬件事件驱动模拟器相结合的协同模拟技术是一种高效的、低代价的嵌入式系统协同验证方案,但解决指令集模拟器和硬件模拟器之间的同步问题是保证协同模拟正确性和提高模拟效率的关键。文章介绍了一种基于Windows sockets和Lock—step的协同模拟通信同步算法,最后介绍了几种降低通信开销,提高协同模拟效率的方法。 展开更多
关键词 嵌入式系统 协同模拟 指令集模拟器
在线阅读 下载PDF
嵌入式系统软硬件协调设计环境构造与实现方法 预览 被引量:6
18
作者 王世好 严迎建 《计算机工程与应用》 CSCD 北大核心 2002年第16期 223-225,共3页
文章研究嵌入式系统协调设计方法,重点讨论一个完整的嵌入式系统协调设计环境-BitCoDesign构造,把嵌式系统设计分解为系统功能描述和划分阶段、软硬件设计阶段,协同模拟阶段和软硬件综合阶段。具体阐述各设计阶段功能的实现方法,... 文章研究嵌入式系统协调设计方法,重点讨论一个完整的嵌入式系统协调设计环境-BitCoDesign构造,把嵌式系统设计分解为系统功能描述和划分阶段、软硬件设计阶段,协同模拟阶段和软硬件综合阶段。具体阐述各设计阶段功能的实现方法,使嵌入式系统在设计初期,通过协同模拟手段验证系统的设计正确性,避免设计反复,降低开发成本,缩短开发周期。 展开更多
关键词 嵌入式系统 协调设计 指令集模拟器 软件 硬件 大规模集成电路
在线阅读 下载PDF
DSP指令集仿真器优化技术研究 预览 被引量:3
19
作者 林方全 吴健 阮园 《科学技术与工程》 2011年第29期 7150-7154,7184,共6页
鉴于指令集仿真器(ISS)在处理器仿真及系统软件测试和验证领域研究中的重要性,如何更好地提升ISS性能一直是领域研究人员面临的一个难题。在现有解释型ISS一般模型的基础上,引入了决策森林、译码缓存、虚拟页表等多种优化技术,设计并... 鉴于指令集仿真器(ISS)在处理器仿真及系统软件测试和验证领域研究中的重要性,如何更好地提升ISS性能一直是领域研究人员面临的一个难题。在现有解释型ISS一般模型的基础上,引入了决策森林、译码缓存、虚拟页表等多种优化技术,设计并实现了一款面向ZWFCore的高性能可定制DSP指令集仿真器——ZWISS。经实验分析,与现有方法相比,提出的优化技术能够明显提升IIS性能。 展开更多
关键词 指令集仿真器 可定制 译码缓存 决策森林 虚拟页表
在线阅读 免费下载
上一页 1 下一页 到第
使用帮助 返回顶部 意见反馈